首页> 外文OA文献 >Accurate rank ordering of error candidates for efficient HDL design debugging

【2h】

Accurate rank ordering of error candidates for efficient HDL design debugging

机译：准确的错误候选等级排序，以实现高效的HDL设计调试

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Tai-ying Jiang; Chien-nan Jimmy Liu; Jing-yang Jou;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Accurate Rank Ordering of Error Candidates for Efficient HDL Design Debugging [J] . Jiang T.-Y., Liu C.-N. J., Jou J.-Y. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2009,第2期

机译：高效的HDL设计调试的错误候选的准确排名
2. An Optimum Algorithm for Compacting Error Traces for Efficient Design Error Debugging [J] . Chia-Chih Yen, Jing-Yang Jou IEEE Transactions on Computers . 2006,第期

机译：有效压缩设计错误的压缩错误迹线的最佳算法
3. Automatic debugging of operator errors based on efficient mutation analysis [J] . Wang TianTian, Xu JiaHuan, Su XiaoHong, Multimedia Tools and Applications . 2019,第21期

机译：基于有效的突变分析自动调试操作员错误
4. Estimating Likelihood of Correctness for Error Candidates to Assist Debugging Faulty HDL Designs [C] . Tai-Ying Jiang, Chien-Nan Jimmy Liu, Jing-Yang Jou IEEE International Symposium on Circuits and Systems . 2005

机译：估算错误候选者正确性的可能性，以帮助调试故障的HDL设计
5. INTENTION-BASED DIAGNOSIS OF ERRORS IN NOVICE PROGRAMS (PROGRAM UNDERSTANDING, DEBUGGING, INTELLIGENT COMPUTER-AIDED INSTRUCTION). [D] . JOHNSON, WILLIAM LEWIS. 1985

机译：新程序中基于错误的错误诊断（程序理解，调试，智能计算机辅助说明）。
6. Debugging: Strategies and Considerations for Efficient RNAi-Mediated Control of the Whitefly [O] . Emily A. Shelby, Jeanette B. Moss, Sharon A. Andreason, 2020

机译：调试：高效RNAi介导的粉虱的策略和考虑因素
7. Debugging HDL Designs Based on Functional Equivalences with High-Level Specifications [O] . 2015

机译：基于功能对等与高级规范调试HDL设计

Accurate rank ordering of error candidates for efficient HDL design debugging

著录项

引文网络

相似文献

相关主题

期刊订阅